笔者在这里使用的Vivado软件版本是Vivado 2020.2，据说该版本比较稳定。参考的课程是正点原子的课程手把手教你学达芬奇&达芬奇Pro之FPGA开发篇。文章未完成，但是会不定期补充完善，笔者学到新的Vivado使用技巧和操作也会更新到此文章中，如果篇幅过大就单独写一篇文章说明。

  首先说明一下FPGA工程的文件结构，一个科学的文件结构对于工程的管理和维护是十分重要的。笔者使用的文件结构如下：

  较为简单，暂略，之后有时间再补充。比较难的部分在于TCL命令的使用，可以查阅一些简单的指令，例如run。

  点击Open Elaborated Design对代码进行RTL分析。在右上角的菜单中可以原则不同的分析视图：

  分配完IO管脚约束之后就可以点击生成比特流文件了，点击后自动完成综合（Synthesis）和执行（Implementation）操作。

  .xdc约束文件可以由上面的方法产生，也可以在Source窗口直接点击鼠标右键产生。

  所谓综合，就是将Verilog的逻辑代码对应到FPGA的底层硬件的操作。在分析（RTL Analysis）中打开的原理图是一个抽象出的原理图，而在综合中打开的原理图是和FPGA的硬件资源直接相关的原理图。

  在执行（Implementation）中可以查看实际的硬件电路连接图。

  点击PROGRAM AND DEBUG中Open Hardware Manager中的Open Target进行自动连接，Vivado会自动识别生成的比特流文件.bit。点击下载Program即可下载程序。

  通过3.5的在线烧录的方法是无法将程序烧录到板卡上去的，只有将编译好的程序烧录到开发板上的 QSPI Flash 中，程序才能上电后自动执行。QSPI中的Q是指该芯片的数据线有4位，分别是DQ0~DQ3。达芬奇上的Flash除了可以存储程序外，还可以存储一些用户数据。   固化烧录文件主要分为以下两种，它们都可以由比特流文件.bit产生：

  对于达芬奇开发板而言，在工程的.xdc文件中添加以下约束以加快上电后的程序读取速度。

  在Settings中找到Bitstream，勾选-bin_file按钮即可在每次生成比特流文件.bit后生成对应的.bin文件。生成的两个文件可以在以下目录中找到：

../Prj/project_name.runs/impl_1/

  点击菜单栏中的Tools，点击Generate Memory Configuration File…打开以下窗口：

  打开Open Hardware Manager并连接好器件后，点击菜单栏中的Tools，点击Add Configuration Memory Device并选择器件型号，打开以下窗口：   依次选择制造商，大小，通信种类和位宽，下面的搜索栏中就会出现对应的器件。在这里（达芬奇）出现的两个器件，上面的是3.3V的，下面的是1.8V的，故选择上面的即可。   选择OK后，跟随引导窗口配置固化文件。如果没有跳出窗口，也可以在Hardware窗口右击选择Program Configuration Memory Device…打开配置窗口：   选择任意方式生成的固化文件均可，选择后其他选项保持默认（擦除，下载程序并校验）点击OK就会自动开始下载，重启开发板电源即可看到对应的程序现象。如果只需要擦除就仅选择Erase即可。

  IP（Intellectual Property）核，即知识产权，是ASIC或FPGA中的预先设计好的电路功能模块。一般而言，常用并且复杂的电路功能可以封装成IP核，他的可靠性相较于自行编写的电路模块高。IP核可以理解为实现某种功能的电路模块，在实际使用的时候可以当作一个“黑盒子”使用。使用IP核可以加速设计流程，提高开发效率。在Vivado中使用图形化界面进行配置，并且根据配置的写法对配置后的IP核进行例化即可。   IP核可以是电路生产厂商定义的官方IP核，也可以是用户自己定义封装的自定义IP核。厂商提供的IP核还是十分丰富的，例如PLL、RAM、FIFO、FFT、FIR等。

IP核存在很多优点，但是也存在很多局限，主要体现在以下几点：

如何使用IP核：在工程管理（PROJECT MANAGER）窗口的IP Catalog中，搜索要使用的IP核（以时钟向导Clocking Wizard IP为例）：

  对于使用Xilinx公司的FPGA芯片的工程，使用Vivado软件自带的仿真工具进行仿真是十分方便的，但缺点在于当工程量相当大的时候，使用芯片开发商自带的仿真工具进行仿真往往十分缓慢。而Modelsim作为一个优秀的仿真工具，在对大型工程执行仿真操作是十分快速方便的。所以，我们可以通过Vivado自动生成仿真库（对于IP核以及原语，必须通过编译生成对应的仿真库），然后在Modelsim中进行仿真，这样就可以大大提高仿真效率。   首先，在工程引导界面点击Tools下的Complie Simulation Libraries：

  之后，执行以下步骤：

打开工程，在设置中的3rd Party Simulators中设置Modelsim和GCC的安装路径，如下图所示：

在Simulation中设置目标模拟器和编译库的位置，点击OK即可。

  之后点击运行行为级仿真即可自动打开Modelsim软件进行仿真。

  如果仿真过程中修改了某文件，可以关闭Modelsim再次运行仿真；也可以不关闭，找到仿真库xil_defaultlib，即可找到所有的文件，再次运行仿真前进行再次编译即可。

  持续不定期更新完善中……

  原创笔记，码字不易，欢迎点赞，收藏~ 如有谬误敬请在评论区不吝告知，感激不尽！博主将持续更新有关嵌入式开发、FPGA方面的学习笔记。